CLIPPEDIMAGE= JP403169062A

PAT-NO: JP403169062A

DOCUMENT-IDENTIFIER: JP 03169062 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: July 22, 1991

INVENTOR-INFORMATION:

NAME

GOTO, SEIJI

ASSIGNEE-INFORMATION:

NAME

NEC KYUSHU LTD

COUNTRY N/A

APPL-NO: JP01310161

APPL-DATE: November 28, 1989

INT-CL (IPC): H01L025/065; H01L023/50; H01L025/07

;H01L025/18

US-CL-CURRENT: 257/686

ABSTRACT:

PURPOSE: To reduce a package occupation area of a semiconductor device on a circuit board and to improve integration of a circuit board by stacking semiconductor chips solidly.

CONSTITUTION: A first semiconductor chip 1 is mounted on an island 5. An inner lead 6 provided on the periphery of the island 5 and a pad electrode 7 provided on the peripheral edge part of the semiconductor chip 1 are connected by a thin metal wire 4. Then, a second semiconductor chip 2 is mounted which has a bump 3 corresponding to a pad electrode 8 provided inside the pad electrode 7; the

pad electrode 8 and the bump 3 are bonded by pressure; and the semiconductor chip 1 and the semiconductor chip 2 are electrically connected. Thereby, it is possible to reduce a package occupation area of a semiconductor device on a circuit board and to improve integration of a circuit board.

COPYRIGHT: (C) 1991, JPO&Japio

⑪特許出願公開

平3-169062 ⑩ 公 開 特 許 公 報 (A)

®Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)7月22日

25/065 H 01 L 23/50

W

9054 - 5F

H 01 L 25/08 7638-5F

審査請求 未請求 請求項の数 1 (全2頁)

60発明の名称

半導体装置

願 平1-310161 2)特

願 平1(1989)11月28日 ②出

@発 明 者

誠

熊本県熊本市八幡町100番地 九州日本電気株式会社内

の出願人

九州日本電気株式会社

熊本県熊本市八幡町100番地

弁理士 内原 の代 理 人

発明の名称

半導体装置

特許請求の範囲

第1の半導体チップと、前記第1の半導体チッ プ上に搭載して前記第1の半導体チップと電気的 に接続した第2の半導体チップとを有することを 特徴とする半導体装置。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置に関し、特に複数の半導体 チップを内蔵する半導体装置に関する。

〔従来の技術〕

従来の半導体装置は、同一アイランド上に複数 の半導体チップを平面的に配置して搭載し、アイ ランドの周囲に配置した内部リードと半導体チッ プ間又は半導体チップ相互間を電気的に接続して 構成していた。

〔発明が解決しようとする課題〕

上述した従来の半導体装置は、平面的に複数の 半導体チップを配置しているため、半導体装置の 面積が大きくなるという欠点がある。

特に現在の半導体装置はプリント基板への実装 の関係から外部リードの間隙等平面的な寸法の規 格が決まっている為、従来の構造では半導体チッ プの寸法を小さくする以外に高集積化は不可能で ある.

[課題を解決するための手段]

本発明の半導体装置は、第1の半導体チップ と、前記第1の半導体チップ上に搭載して前記第 1 の半導体チップと電気的に接続した第2の半導 体チップとを有する.

〔実施例〕

次に、本発明について図面を参照して説明す

第1図は本発明の第1の実施例の模式的断面図

第1図に示すように、アイランド5の上に第1の半導体チップ1をマウントし、アイランド5の周囲に設けたパットの間を全域を全域である。次に、パット電極7の内側に設けたパット電極8に対けたパットの半導体チップ2を搭載し、半導体チップ1と半導体チップ2を電気的に接続する。

ここで、アイランド5の代りにセラミック容器 やフィルムキャリアテープ等を用いても良い。

第2図は本発明の第2の実施例の模式的断面図である。

第2図に示すように、第1の実施例と同様にアイランド5の上に搭載して内部リード6との間を金属細線4で接続した半導体チップ1の上に絶縁性接着剤9により裏面を接着して半導体チップ2の上面に設けたパット電極10と半導体チップ1のパット電極8との間を金属細線11で接続する。

図面の簡単な説明

第1 図乃至第3 図は本発明の第1 乃至第3 の実施例の模式的断面図である。

1.2…半導体チップ、3…パンプ、4…金属 細線、5…アイランド、6…内部リード、7.8 …パット電極、9…接着剤、10…パット電極、 11…金属細線。

代理人 弁理士 内 原 智

この実施例では半導体チップ2の表面側が上方 に向いているので、さらに半導体チップ2の上に 第3の半導体チップを重ねて積み上げられる利点 がある。

第3図は本発明の第3の実施例の模式的断面図 である。

第3図に示すように、半導体チップ1上に接着 利9を用いてアイランド5及び内部リード6を接 登し、アイランド5の上に接着利9により半導体 チップ2をマウントする。次に、半導体チップ1 のパット電極7と内部リード6との間を金属細線 4で接続し、半導体チップ2ど内部リード6との 間を金属細線11で接続する。

(発明の効果)

以上説明したように本発明は半導体チップを立体的に積み重ねていく事により半導体装置の面積を縮小して半導体装置の回路基板上への実装占有面積を小さくし、回路基板の集積度を向上させることができるという効果がある。



